• 首页 首页 icon
  • 工具库 工具库 icon
    • IP查询 IP查询 icon
  • 内容库 内容库 icon
    • 快讯库 快讯库 icon
    • 精品库 精品库 icon
    • 问答库 问答库 icon
  • 更多 更多 icon
    • 服务条款 服务条款 icon

1.JESD204B基础知识

武飞扬头像
傅里叶的FPGA
帮助1

什么是JESD204B

JESD204B是一种新型的高速串行ADC/DAC数据传输接口,JESD204B包括3个子类,分别是子类0,子类1,子类2。

subclass0:不支持确定延迟;

subclass1:使用SYSREF信号 。

subclass2:使用SYNC信号。

说明:后续均是介绍subclass1

JESD204B接口优劣

相对于传统的LVDS接口,JESD204B有以下优势:

提高了接口传输速率

减少了IO数量

使用CDR技术,不再需要随路时钟

JESD204B协议 OSI模型

下图为JESD204B协议层次结构:

学新通

JESD204B关键参数

为了正常运行JESD204B链路,需要将JESD204B链路两端器件的参数配置一致。

M:converters/device,转换器(AD/DA)数量

L:lanes/ device(link),通道数量

F:octets/frame(per lane),每帧的8位字节数

K:frames/multiframe,每个多帧的帧数

N:converter resolution,转换器分辨率

这篇好文章是转载于:学新通技术网

  • 版权申明: 本站部分内容来自互联网,仅供学习及演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,请提供相关证据及您的身份证明,我们将在收到邮件后48小时内删除。
  • 本站站名: 学新通技术网
  • 本文地址: /boutique/detail/tanhgfajfb
系列文章
更多 icon
同类精品
更多 icon
继续加载