• 首页 首页 icon
  • 工具库 工具库 icon
    • IP查询 IP查询 icon
  • 内容库 内容库 icon
    • 快讯库 快讯库 icon
    • 精品库 精品库 icon
    • 问答库 问答库 icon
  • 更多 更多 icon
    • 服务条款 服务条款 icon

FPGA学习记录2TFT LCD刷新原理和LCD时序参数

武飞扬头像
白木烨
帮助3


lcd工作原理目前不了解,日后会在博客中添加这一部分的内容。

1.LCD工作原理[1]

我对LCD的工作原理也仅仅处在了解的地步,下面基于NXP公司对LCD工作原理介绍的ppt来学习一下。

LCD(liquid crystal display,液晶显示屏) 是由液晶段阵列组成,当LCD不处在一个电场中时,晶体是以随机的模式组织的(朝向不同),而当电场存在时,晶体会与场的方向对齐(类似于铁被磁化前后原子的朝向?)。

晶体本身不会发光,他们会控制通过它们的光量。垂直于光源排列的晶体将阻止光线通过它们。

每一个LCD段都与一个电场方向一致。

需要一个光源(背光)来驱动光穿过对齐的晶体场。
学新通

LCD还分为有源显示和无源显示两种
STN LCD是无源显示,TFT LCD是有源显示
主要区别在于有源显示的LCD中多了有源器件晶体管,晶体管可以存储电荷在其中,一次通过将设置晶体管的对齐状态(尽管所有晶体对齐可能仍需要一点时间),而无源LCD则需要多次通过才能将liquid crystal segments与电场对齐
学新通
学新通

2.LCD刷新原理及LCD时序参数总结

2.1LCD刷新原理[2]

液晶屏显示画面时,电子枪从上到下逐行扫描,扫描完成后液晶屏就呈现一帧画面。然后电子枪回到初始位置进行下一次扫描。为了同步液晶屏的显示过程和液晶控制器,控制器会产生一系列的定时信号。
当电子枪换行进行扫描时,控制器会发出一个水平同步信号,简称Hsync;而当一帧画面绘制完成后,电子枪回复到原位,准备画下一帧前,控制器会发出一个垂直同步信号,简称 Vsync。控制器通常以固定频率进行刷新,这个刷新率就是 Vsync 信号产生的频率[2]。
学新通

2.2 LCD时序参数总结[2]及刷新时序[3]

LCD时序参数总结
图片来自NXP LCD Introduction
学新通
VSYNC starts the frame: VSYNC信号产生位置
HSYNC starts at the beginning of each line: HSYNC在每一个行的开始产生
垂直后沿(VBPD, vertical back porch):表示在一帧图像开始时,垂直同步信号以后的无效的行数
垂直后沿(VFPD, vertical front porch):表示在一帧图像结束后,垂直同步信号曾经的无效的行数
垂直同步信号脉宽(VSPW, vertical sync pulse width):表示垂直同步脉冲的宽度,用行数计算

水平后沿(HBPD, horizontal back porch):表示从水平同步信号开始到一行的有效数据开始之间的VCLK的个数
水平前沿(HFPD, horizontal front porch):表示一行的有效数据结束到下一个水平同步信号开始之间的VCLK的个数
水平同步信号脉宽(HSPW, horizontal sync pulse width):表示水平同步信号的宽度

VSPW(vertical sync pulse width):表示垂直同步脉冲的宽度,用行数计算;
HSPW(horizontal sync pulse width):表示水平同步信号的宽度,用VCLK计算;
HSPW和VSPW可能是用于同步

LCD刷新时序
LCD的数据输入接口模式有SYNC模式DE模式。在SYNC模式,LCD的数据时序由行同步信号HSYNC和列同步信号VSYNC控制; 在DE模式, LCD的数据时序由DE信号来控制。目前这里仅介绍SYNC模式。
学新通
对上图进行一个简要的介绍:
VSYNC信号有效时,表示一帧数据的开始。
VSPW表示VSYNC信号的脉冲宽度为(VSPW 1)个HSYNC信号周期,即(VSPW 1)行,这(VSPW 1)行的数据无效。对应到上图则为 t_vp
VSYNC信号脉冲之后,还要经过(VBPD 1)个HSYNC信号周期,对应到上图为t_vb,有效的行数据才出现。所以,在VSYNC信号有效后要经过(VSPW 1 VBPD 1)个无效的行,第一个有效行才出现,对应上边框。
随后即连续发出(LINEVAL 1)行的有效数据。对应到上图为t_vd
最后是(VFPD 1)个无效的行,它对应下边框,完整的一帧结束,对应到上图为t_vf紧接着就是下一帧数据了。
接下来深入到一行中像素数据的传输过程:

HSYNC信号有效时,表示一行数据的开始。
HSPW表示HSYNC信号的脉冲宽度为(HSPW 1)个VCLK信号周期,即(HSPW 1)个像素,这(HSPW 1)个像素的数据无效。对应到上图则为 t_hp
HSYNC信号脉冲之后,还要经过(HBPD 1)个VCLK信号周期,有效的像素数据才出现,对应到上图则为 t_hb。所以,在HSYNC有效之后,总共要经过(HSPW 1 HBPD 1)个无效的像素,它对应左边框,第一个有效的像素才出现。
随后即连续发出(HOZVAL 1)个像素的有效数据。对应到上图则为 t_hd
最后是(HFPD 1)个无效的像素,它对应右边框,完整的一行结束,对应到上图则为 t_hf, 紧接着就是下一行的数据了。

一个小栗子

学新通

参考文献

1.https://www.nxp.com/wcm_documents/techzones/microcontrollers-techzone/Presentations/graphics.lcd.technologies.pdf
2.液晶屏刷新原理和时序
3.黑金Altera开发板Verilog教程

这篇好文章是转载于:学新通技术网

  • 版权申明: 本站部分内容来自互联网,仅供学习及演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,请提供相关证据及您的身份证明,我们将在收到邮件后48小时内删除。
  • 本站站名: 学新通技术网
  • 本文地址: /boutique/detail/tanhfhfbhe
系列文章
更多 icon
同类精品
更多 icon
继续加载